IBM ogłasza pierwszy czip poniżej 1 nm — architektura Nanostack i 100 mld tranzystorów
IBM pokazał działający prototyp czipa 0,7 nm z nową trójwymiarową architekturą Nanostack. Gęstość tranzystorów niemal dwukrotnie wyższa niż w chipach 2 nm, z 50% lepszą wydajnością lub 70% mniejszym poborem energii.
25 czerwca 2026 IBM ogłosił przełom, który wielu uważało za granicę niemożliwą do przekroczenia klasyczną litografią: prototypowy czip na węźle 0,7 nm (7 angstremów). To pierwsza publicznie zademonstrowana technologia poniżej bariery 1 nm. Czip mieści blisko 100 miliardów tranzystorów na powierzchni wielkości paznokcia — niemal dwukrotnie więcej niż w chipach 2 nm zaprezentowanych przez IBM w 2021 roku.
Kluczem jest architektura Nanostack: tranzystory są układane i przesunięte wertykalnie w prawdziwej strukturze 3D, eksplorując oś Z zamiast dalej kurczyć struktury w płaszczyźnie 2D. Każda warstwa stosu może korzystać z innego materiału półprzewodnikowego, co pozwala niezależnie optymalizować tranzystory NFET i PFET. Wyniki wskazują na 50% wyższą wydajność lub 70% niższe zużycie energii w porównaniu z węzłem 2 nm, a efektywność SRAM wzrasta o 40%. IBM nie określił jeszcze partnera do produkcji masowej — do komercjalizacji szacuje minimum 5 lat.
Przełom ma szczególne znaczenie dla treningu i wnioskowania LLM: gęstsze, energooszczędniejsze układy przełożą się na mniejsze, szybsze i tańsze w eksploatacji akceleratory AI. Ruch IBM wpisuje się w narastającą presję na rozszerzenie prawa Moore'a, gdy standardowe skalowanie planarnego krzemu dobiegło końca.